مشخصات
| T5L0 ASIC | T5L0 ASIC یک ASIC دو هسته ای تک تراشه کم مصرف، مقرون به صرفه و بسیار یکپارچه است که توسط فناوری DWIN برای LCD با اندازه کوچک و انبوه تولید شده در سال 2020 طراحی شده است. | ||
| رنگ | 262 هزار رنگ | ||
| نوع LCD | TN، TFT LCD | ||
| زاویه دید | فرشته تماشای تلویزیون، مقدار معمولی 70°/70°/40°/30° (L/R/U/D) | ||
| منطقه نمایش (AA) | 154.08mm (W)×85.92mm (H) | ||
| وضوح | 800*480 | ||
| نور پس زمینه | رهبری | ||
| روشنایی | DMG80480F070_02WTC:200nit DMG80480F070_02WTCZ01:200nit DMG80480F070_02WTR:150nit DMG80480F070_02WN:250nit | ||
| ولتاژ برق | 4.5 ~ 5.5 ولت، مقدار معمولی 5 ولت | ||
| جریان عملیات | 440 میلی آمپر VCC = 5 ولت، حداکثر نور پس زمینه | ||
| 120 میلی آمپر VCC = 5 ولت، نور پس زمینه خاموش است | |||
| دمای کاری | -10℃~60℃ | ||
| دمای ذخیره سازی | -20℃~70℃ | ||
| رطوبت کاری | 10٪ ~ 90٪ RH، مقدار معمولی 60٪ RH | ||
| رابط کاربری | 50Pin_0.5mm FPC | ||
| بودرات | 3150~3225600bps | ||
| ولتاژ خروجی | خروجی 1؛ 3.0 ~ 3.3 ولت | ||
| خروجی 0;0~0.3 V | |||
| ولتاژ ورودی (RXD) | ورودی 1 – 3.3 ولت | ||
| ورودی 0، 0 تا 0.5 ولت | |||
| رابط | UART2: TTL; UART4: TTL؛ (فقط پس از پیکربندی سیستم عامل در دسترس است UART5: TTL؛ (فقط پس از پیکربندی سیستم عامل در دسترس است) | ||
| فرمت داده | UART2: N81; UART4: N81/E81/O81/N82؛ 4 حالت (پیکربندی سیستم عامل) UART5: N81/E81/O81/N82؛ 4 حالت (پیکربندی سیستم عامل) | ||
| سنجاق | تعریف | I/O | توضیحات عملکردی |
| 1 | 5V | I | منبع تغذیه، DC4.5-5.5V |
| 2 | 5V | I | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | I | 5 عدد ADC ورودیوضوح 12 بیت در مورد منبع تغذیه 3.3 ولت.ولتاژ ورودی 0-3.3 ولتبه جز AD6، بقیه داده ها از طریق UART3 در زمان واقعی با نرخ نمونه برداری 16 کیلوهرتز به هسته سیستم عامل ارسال می شود.AD1 و AD5 را می توان به صورت موازی استفاده کرد و AD3 و AD7 را می توان به صورت موازی استفاده کرد که برابر با دو نمونه گیری 32 کیلوهرتز AD است.AD1، AD3، AD5، AD7 را می توان به صورت موازی مورد استفاده قرار داد، که برابر با 64KHz نمونه برداری AD است.داده ها 1024 بار جمع می شوند و سپس بر 64 تقسیم می شوند تا با نمونه برداری بیش از حد، مقدار AD 16 بیتی 64 هرتز به دست آید. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD1 | I | |
| 11 | 3.3 | O | خروجی 3.3 ولت، حداکثر بار 150 میلی آمپر. |
| 12 | SPK | O | ماسفت خارجی برای درایو زنگ یا بلندگو.مقاومت خارجی 10K باید به سمت زمین کشیده شود تا اطمینان حاصل شود که روشن شدن در سطح پایین است. |
| 13 | SD_CD | I/O | رابط SD/SDHC، SD_CK یک خازن 22 pF را به GND نزدیک رابط کارت SD متصل می کند. |
| 14 | SD_CK | O | |
| 15 | SD_D3 | I/O | |
| 16 | SD_D2 | I/O | |
| 17 | SD_D1 | I/O | |
| 18 | SD_D0 | I/O | |
| 19 | PWM0 | O | 2 خروجی 16 بیتی PWM.مقاومت خارجی 10K باید به سمت زمین کشیده شود تا اطمینان حاصل شود که روشن شدن در سطح پایین است. هسته سیستم عامل را می توان در زمان واقعی از طریق UART3 کنترل کرد |
| 20 | PWM1 | O | |
| 21 | P3.3 | I/O | اگر از RX8130 یا SD2058 I2C RTC برای اتصال به هر دو IO استفاده می کنید، SCL باید به P3.2 و SDA به P3.3 به موازات با کشش مقاومت 10K تا 3.3 ولت متصل شود. |
| 22 | P3.2 | I/O | |
| 23 | P3.1/EX1 | I/O | می توان از آن به عنوان ورودی وقفه 1 خارجی به طور همزمان استفاده کرد و از هر دو حالت وقفه سطح ولتاژ پایین یا لبه انتهایی پشتیبانی می کند. |
| 24 | P3.0/EX0 | I/O | می توان از آن به عنوان ورودی وقفه 0 خارجی به طور همزمان استفاده کرد و از هر دو حالت وقفه سطح ولتاژ پایین یا لبه انتهایی پشتیبانی می کند. |
| 25 | P2.7 | I/O | رابط IO |
| 26 | P2.6 | I/O | رابط IO |
| 27 | P2.5 | I/O | رابط IO |
| 28 | P2.4 | I/O | رابط IO |
| 29 | P2.3 | I/O | رابط IO |
| 30 | P2.2 | I/O | رابط IO |
| 31 | P2.1 | I/O | رابط IO |
| 32 | P2.0 | I/O | رابط IO |
| 33 | P1.7 | I/O | رابط IO |
| 34 | P1.6 | I/O | رابط IO |
| 35 | P1.5 | I/O | رابط IO |
| 36 | P1.4 | I/O | رابط IO |
| 37 | P1.3 | I/O | رابط IO |
| 38 | P1.2 | I/O | رابط IO |
| 39 | P1.1 | I/O | رابط IO |
| 40 | P1.0 | I/O | رابط IO |
| 41 | UART4_TXD | O | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | O | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | I/O | رابط IO |
| 46 | P0.1 | I/O | رابط IO |
| 47 | CAN_TX | O | رابط CAN |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | O | UART2 (درگاه سریال UART2 هسته سیستم عامل) |
| 50 | UART2_RXD | I |
